三星晶圆厂将于2024年6月在VLSI研讨会上详细介绍其第三代制程技术，这种技术采用了全环绕栅极（GAA）晶体管。这一技术被命名为SF2，它将是公司首个2纳米级的制造工艺。该节点预计将在性能和效率方面带来显著提升。
根据公司的描述，即将推出的节点将进一步完善三星的多桥通道场效应晶体管（MBCFET）架构，并采用独特的外延和集成过程。这将使其晶体管性能提高11-46%，与未具体说明的FinFET基础工艺技术相比，减少变异性26%，同时降低泄漏约50%。
三星公司在描述中指出：“通过引入独特的外延和集成工艺，第三代多桥通道场效应晶体管（MBCFET，即SF2）的产品性能得到了全面提升，极大地增强了栅极的总体效益，并成功解决了缩放与全环绕栅极（GAA）结构之间的冲突，实现了显著的产品增益。” 公司进一步说明，“在这一新技术的加持下，主要的窄NS晶体管通过N/PFET提高了29%/46%，而宽NS晶体管的性能也提升了11%/23%。此外，通过将基于FinFET的晶体管全局变异性降低26%，产品的泄漏分布得以显著压缩，减少了约50%。”
据《Business Korea》报道，三星不仅在推动技术创新，还在加强其2纳米级制造工艺的生态系统。公司正在与超过50家知识产权（IP）合作伙伴合作，拥有超过4000项IP标题，尽管只有少数是针对GAA节点和SF2的。今年早些时候，三星与Arm签订了协议，共同优化Cortex-X和Cortex-A核心，以适应三星基于全环绕栅极晶体管的制造技术。
三星的SF2工艺技术的设计基础设施预计将在2024年第二季度完成，届时公司的芯片开发合作伙伴将能够开始为该生产节点设计产品。
另外，三星计划今年开始使用其第二代3纳米级制造工艺，称为SF3，制造芯片。三星的第一代3纳米级节点SF3E并未取得特别成功，因为该公司主要在此技术上生产矿机芯片。但三星希望其SF3节点将得到更广泛的使用，包括数据中心等更复杂的设计。
2纳米级工艺技术的竞赛已经开始。随着三星在今年夏天详细公布设计规格，我们预计将在2025年见到首批基于三星SF2工艺的产品。这些产品将与台积电的2纳米系列节点（包括N2P）进行竞争。同时，英特尔代工厂（Intel Foundry）也在积极开发其2纳米级的Intel 18A节点，预计最早的产品设计将于2024年底推出。此外，英特尔的20A解决方案也正在开发中，并计划在今年内推出。如何有效叠加这些不同的工艺技术，仍然是个有趣的悬念。
0 comments:
Post a Comment